當(dāng)前位置: 首頁(yè) > 原創(chuàng)圖書 >《FPGA應(yīng)用開發(fā)入門與典型實(shí)例》（修訂版） 圖書介紹
《FPGA應(yīng)用開發(fā)入門與典型實(shí)例》（修訂版） 圖書介紹
編輯推薦· 多年嵌入式人才培養(yǎng)及項(xiàng)目研發(fā)經(jīng)驗(yàn)總結(jié)
· 數(shù)百家企業(yè)嵌入式研發(fā)崗位人才需求匯總
· 數(shù)十所嵌入式專業(yè)大學(xué)院校教學(xué)現(xiàn)狀調(diào)研
· 側(cè)重實(shí)踐及案例分析并輔以代碼加以講解
圖書簡(jiǎn)介 fpga(現(xiàn)場(chǎng)可編程邏輯器件)以其體積小、功耗低、穩(wěn)定性高等優(yōu)點(diǎn)被廣泛應(yīng)用于各類電子產(chǎn)品的設(shè)計(jì)中。本書全面講解了fpga系統(tǒng)設(shè)計(jì)的背景知識(shí)、硬件電路設(shè)計(jì)，硬件描述語(yǔ)言verilog hdl的基本語(yǔ)法和常用語(yǔ)句，fpga的開發(fā)工具軟件的使用，基于fpga的軟核嵌入式系統(tǒng)，fpga設(shè)計(jì)的基本原則、技巧、ip核， fpga在接口設(shè)計(jì)領(lǐng)域的典型應(yīng)用，fpga＋dsp的系統(tǒng)設(shè)計(jì)與調(diào)試，以及數(shù)字變焦系統(tǒng)和pci數(shù)據(jù)采集系統(tǒng)這兩個(gè)完整的系統(tǒng)設(shè)計(jì)案例。
本書內(nèi)容全面、實(shí)例豐富，適合fpga系統(tǒng)設(shè)計(jì)初學(xué)者，大專院校通信工程、電子工程、計(jì)算機(jī)、微電子和半導(dǎo)體相關(guān)專業(yè)師生，硬件系統(tǒng)工程師和ic設(shè)計(jì)工程師學(xué)習(xí)使用。
圖書目錄《FPGA應(yīng)用開發(fā)入門與典型實(shí)例》（修訂版）章節(jié)：
第1章 fpga系統(tǒng)設(shè)計(jì)基礎(chǔ)
1.1 fpga技術(shù)的發(fā)展歷史和動(dòng)向
1.1.1 fpga技術(shù)的發(fā)展歷史
1.1.2 fpga技術(shù)的發(fā)展動(dòng)向
1.2 fpga的典型應(yīng)用領(lǐng)域
1.2.1 數(shù)據(jù)采集和接口邏輯領(lǐng)域
1.2.2 高性能數(shù)字信號(hào)處理領(lǐng)域
1.2.3 其他應(yīng)用領(lǐng)域
1.3 fpga的工藝結(jié)構(gòu)
1.3.1 基于sram結(jié)構(gòu)的fpga
1.3.2 基于反融絲結(jié)構(gòu)的fpga
1.3.3 基于flash結(jié)構(gòu)的fpga
1.4 主流的fpga芯片廠家及其代表產(chǎn)品
1.4.1 xilinx公司的代表產(chǎn)品
1.4.2 altera公司的代表產(chǎn)品
1.5 工程項(xiàng)目中fpga芯片選擇策略和原則
1.5.1 盡量選擇成熟的產(chǎn)品系列
1.5.2 盡量選擇兼容性好的封裝
1.5.3 盡量選擇一個(gè)公司的產(chǎn)品
第2章 從零開始設(shè)計(jì)fpga最小系統(tǒng)
2.1 fpga最小系統(tǒng)的概念
2.2 fpga最小系統(tǒng)電路分析
2.2.1 fpga管腳設(shè)計(jì)
2.2.2 下載配置與調(diào)試接口電路設(shè)計(jì)
2.2.3 高速sdram存儲(chǔ)器接口電路設(shè)計(jì)
2.2.4 異步sram(asram)存儲(chǔ)器接口電路設(shè)計(jì)
2.2.5 flash存儲(chǔ)器接口電路設(shè)計(jì)
2.2.6 開關(guān)、按鍵與發(fā)光led電路設(shè)計(jì)
2.2.7 vga接口電路設(shè)計(jì)
2.2.8 ps/2鼠標(biāo)及鍵盤接口電路設(shè)計(jì)
2.2.9 rs-232串口
2.2.10 字符型液晶顯示器接口電路設(shè)計(jì)
2.2.11 usb 2.0接口芯片cy7c68013電路設(shè)計(jì)
2.2.12 電源電路設(shè)計(jì)
2.2.13 復(fù)位電路設(shè)計(jì)
2.2.14 時(shí)鐘電路設(shè)計(jì)
2.3 fpga硬件系統(tǒng)的設(shè)計(jì)技巧
2.3.1 管腳兼容性設(shè)計(jì)
2.3.2 根據(jù)電路布局來(lái)分配管腳功能
2.3.3 預(yù)留測(cè)試點(diǎn)
2.4 fpga硬件系統(tǒng)的調(diào)試方法
2.5 典型實(shí)例1：在altera的fpga開發(fā)板上運(yùn)行第一個(gè)fpga程序
2.5.1 實(shí)例的內(nèi)容及目標(biāo)
2.5.2 平臺(tái)簡(jiǎn)介
2.5.3 實(shí)例詳解
2.5.4 小結(jié)
2.6 典型實(shí)例2：在xilinx的fpga開發(fā)板上運(yùn)行第一個(gè)fpga程序
2.6.1 實(shí)例的內(nèi)容及目標(biāo)
2.6.2 平臺(tái)簡(jiǎn)介
2.6.3 實(shí)例詳解
2.6.4 小結(jié)
第3章 硬件描述語(yǔ)言verilog hdl基礎(chǔ)
3.1 verilog hdl語(yǔ)言簡(jiǎn)介
3.1.1 verilog hdl的歷史和進(jìn)展
3.1.2 vhdl和verilog hdl語(yǔ)言對(duì)比
3.2 verilog hdl程序基本結(jié)構(gòu)
3.2.1 verilog hdl程序入門
3.2.2 模塊的框架
3.3 verilog hdl語(yǔ)言的數(shù)據(jù)類型和運(yùn)算符
3.3.1 常用數(shù)據(jù)類型
3.3.2 常用運(yùn)算符
3.4 verilog hdl語(yǔ)言的賦值語(yǔ)句和塊語(yǔ)句
3.4.1 非阻塞賦值和阻塞賦值
3.4.2 塊語(yǔ)句
3.4.3 關(guān)鍵詞
3.5 verilog hdl語(yǔ)言的條件語(yǔ)句
3.5.1 if語(yǔ)句
3.5.2 case語(yǔ)句
3.5.3 其他條件語(yǔ)句
3.6 verilog hdl語(yǔ)言的其他常用語(yǔ)句
3.6.1 循環(huán)語(yǔ)句
3.6.2 結(jié)構(gòu)說(shuō)明語(yǔ)句
3.7 verilog hdl語(yǔ)言實(shí)現(xiàn)組合邏輯電路
3.7.1 assign語(yǔ)句實(shí)現(xiàn)組合邏輯
3.7.2 always塊實(shí)現(xiàn)組合邏輯
3.8 verilog hdl語(yǔ)言實(shí)現(xiàn)時(shí)序邏輯電路
3.9 verilog hdl語(yǔ)言與c語(yǔ)言的區(qū)別與聯(lián)系
3.10 verilog hdl程序設(shè)計(jì)經(jīng)驗(yàn)
3.11 典型實(shí)例3：數(shù)字跑表
3.11.1 實(shí)例的內(nèi)容及目標(biāo)
3.11.2 原理簡(jiǎn)介
3.11.3 代碼分析
3.11.4 參考設(shè)計(jì)
3.12 典型實(shí)例4：ps/2接口控制
3.12.1 實(shí)例的內(nèi)容及目標(biāo)
3.12.2 原理簡(jiǎn)介
3.12.3 實(shí)例詳解
3.12.4 參考設(shè)計(jì)
3.13 典型實(shí)例5：交通燈控制器
3.13.1 實(shí)例的內(nèi)容及目標(biāo)
3.13.2 原理簡(jiǎn)介
3.13.3 代碼分析
3.13.4 參考設(shè)計(jì)
第4章 硬件描述語(yǔ)言verilog hdl設(shè)計(jì)進(jìn)階
4.1 task和function說(shuō)明語(yǔ)句的區(qū)別
4.2 verilog hdl高級(jí)語(yǔ)法結(jié)構(gòu)——任務(wù)(task)
4.3 verilog hdl高級(jí)語(yǔ)法結(jié)構(gòu)——任務(wù)(function)
4.4 有限狀態(tài)機(jī)的設(shè)計(jì)原理及其代碼風(fēng)格
4.4.1 有限狀態(tài)機(jī)(fsm)設(shè)計(jì)原理
4.4.2 fsm設(shè)計(jì)實(shí)例
4.4.3 設(shè)計(jì)可綜合狀態(tài)機(jī)的指導(dǎo)原則
4.5 邏輯綜合的原則以及可綜合的代碼設(shè)計(jì)風(fēng)格
4.5.1 always塊語(yǔ)言指導(dǎo)原則
4.5.2 可綜合風(fēng)格的verilog hdl模塊實(shí)例
4.6 典型實(shí)例6：狀態(tài)機(jī)應(yīng)用
4.6.1 實(shí)例的內(nèi)容及目標(biāo)
4.6.2 實(shí)例詳解
4.6.3 參考設(shè)計(jì)
4.7 典型實(shí)例7：自動(dòng)轉(zhuǎn)換量程頻率計(jì)控制器
4.7.1 實(shí)例內(nèi)容及目標(biāo)
4.7.2 原理簡(jiǎn)介
4.7.3 代碼分析
4.7.4 參考設(shè)計(jì)
4.8 典型實(shí)例8：使用函數(shù)實(shí)現(xiàn)簡(jiǎn)單的處理器
4.8.1 實(shí)例的內(nèi)容及目標(biāo)
4.8.2 原理簡(jiǎn)介
4.8.3 代碼分析
第5章 fpga設(shè)計(jì)開發(fā)軟件quartus ii的使用技巧
5.1 quartus ii軟件簡(jiǎn)介
5.2 quartus ii軟件新特性
5.3 quartus ii軟件的安裝與啟動(dòng)
5.4 quartus ii軟件設(shè)計(jì)流程
5.5 創(chuàng)建工程設(shè)計(jì)文件
5.5.1 創(chuàng)建工程
5.5.2 添加設(shè)計(jì)文件
5.6 編譯及仿真工程
5.6.1 編譯
5.6.2 仿真
5.7 約束及配置工程
5.7.1 器件選擇
5.7.2 管腳分配
5.7.3 時(shí)序約束
5.7.4 配置工程
5.8 logiclock邏輯鎖定工具使用技巧
5.8.1 邏輯鎖定方法學(xué)
5.8.2 邏輯鎖定優(yōu)勢(shì)
5.8.3 邏輯鎖定參數(shù)設(shè)置
5.8.4 邏輯鎖定流程
5.9 signaltap ii在線邏輯分析儀的使用方法
5.9.1 signaltap ii介紹
5.9.2 使用signaltap ii操作流程
5.9.3 設(shè)置觸發(fā)器
5.10 典型實(shí)例9：signaltap ii功能演示
5.10.1 實(shí)例的內(nèi)容及目標(biāo)
5.10.2 實(shí)例詳解
5.10.3 小結(jié)
5.11 典型實(shí)例10：logiclock功能演示
5.11.1 實(shí)例的內(nèi)容及目標(biāo)
5.11.2 實(shí)例詳解
第6章 fpga設(shè)計(jì)開發(fā)軟件ise使用技巧
6.1 ise軟件簡(jiǎn)介
6.1.1 ise軟件簡(jiǎn)介
6.1.2 ise 7.1i特點(diǎn)
6.2 ise軟件的安裝與啟動(dòng)
6.2.1 ise軟件的安裝
6.2.2 ise軟件的啟動(dòng)
6.3 ise軟件的設(shè)計(jì)流程
6.4 創(chuàng)建設(shè)計(jì)工程
6.5 編譯與仿真設(shè)計(jì)工程
6.6 增量式設(shè)計(jì)(incremental design)技巧
6.6.1 增量式設(shè)計(jì)的必要性
6.6.2 增量設(shè)計(jì)流程
6.6.3 小結(jié)
6.7 片上邏輯分析儀(chipscope pro)使用技巧
6.7.1 chipscope pro概述
6.7.2 chipscope pro設(shè)計(jì)流程
6.7.3 chipscope pro core inserter簡(jiǎn)介
6.7.4 chipscope pro analyzer簡(jiǎn)介
6.7.5 小結(jié)
6.8 典型實(shí)例11：chipscope功能演示
6.8.1 實(shí)例的內(nèi)容及目標(biāo)
6.8.2 基于chipscope pro core generator的實(shí)現(xiàn)流程
6.8.3 基于chipscope pro core inserter的實(shí)現(xiàn)流程
6.8.4 小結(jié)
6.9 典型實(shí)例12：增量式設(shè)計(jì)(incremental design)演示
6.9.1 實(shí)例的內(nèi)容及目標(biāo)
6.9.2 實(shí)例詳解
6.9.3 小結(jié)
第7章 fpga系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證
7.1 fpga設(shè)計(jì)仿真驗(yàn)證的原理和方法
7.1.1 fpga設(shè)計(jì)仿真驗(yàn)證
7.1.2 fpga設(shè)計(jì)仿真的切入點(diǎn)
7.2 modelsim仿真工具簡(jiǎn)介
7.2.1 標(biāo)題欄
7.2.2 菜單欄
7.2.3 工具欄
7.2.4 工作區(qū)
7.2.5 狀態(tài)欄
7.3 modelsim的仿真流程
7.3.1 modelsim的安裝
7.3.2 使用modelsim進(jìn)行功能仿真
7.4 功能仿真和時(shí)序仿真的區(qū)別和實(shí)現(xiàn)方法
7.4.1 功能仿真
7.4.2 時(shí)序仿真
7.5 仿真測(cè)試文件(testbench)的設(shè)計(jì)方法
7.5.1 測(cè)試文件的用途
7.5.2 測(cè)試文件設(shè)計(jì)方法
7.5.3 測(cè)試常用語(yǔ)句
7.6 典型實(shí)例13：sdram讀寫控制的實(shí)現(xiàn)與modelsim仿真
7.6.1 實(shí)例的內(nèi)容及目標(biāo)
7.6.2 sdram簡(jiǎn)介
7.6.3 sdram控制器的modelsim仿真
7.6.4 小結(jié)
第8章 基于fpga的片上可編程系統(tǒng)(sopc)設(shè)計(jì)
8.1 基于fpga的sopc系統(tǒng)組成原理和典型方案
8.1.1 soc及sopc簡(jiǎn)介
8.1.2 xilinx的sopc解決方案
8.2 altera公司的nios ii解決方案
8.2.1 nios的主要特點(diǎn)
8.2.2 nios技術(shù)實(shí)現(xiàn)方式
8.3 基于nios ii的開發(fā)設(shè)計(jì)流程
8.3.1 硬件開發(fā)流程
8.3.2 軟件開發(fā)流程
8.4 典型實(shí)例14：基于niosii處理器的“hello led”程序設(shè)計(jì)
8.4.1 實(shí)例的內(nèi)容及目標(biāo)
8.4.2 實(shí)例詳解
8.4.3 小結(jié)
8.5 典型實(shí)例15：基于niosii處理器的數(shù)字鐘設(shè)計(jì)
8.5.1 實(shí)例的內(nèi)容及目標(biāo)
8.5.2 軟件規(guī)劃
8.5.3 實(shí)例步驟
8.5.4 小結(jié)
第9章 fpga系統(tǒng)設(shè)計(jì)原則和技巧
9.1 fpga系統(tǒng)設(shè)計(jì)的3個(gè)基本原則
9.1.1 面積與速度的平衡互換原則
9.1.2 硬件可實(shí)現(xiàn)原則
9.1.3 同步設(shè)計(jì)原則
9.2 fpga系統(tǒng)設(shè)計(jì)的3種常用技巧
9.2.1 乒乓操作技巧
9.2.2 串并/并串轉(zhuǎn)換技巧
9.2.3 硬件流水線操作技巧
9.3 fpga系統(tǒng)設(shè)計(jì)的3種常用ip模塊
9.3.1 片上存儲(chǔ)器的使用方法
9.3.2 鎖相環(huán)的使用方法
9.3.3 高速串行收發(fā)器的使用方法
第10章 利用fpga實(shí)現(xiàn)外設(shè)通信接口
10.1 fpga在外設(shè)接口實(shí)現(xiàn)方面的優(yōu)勢(shì)
10.1.1 充足的用戶i/o資源
10.1.2 靈活的可編程邏輯
10.1.3 支持多種電平接口標(biāo)準(zhǔn)
10.2 利用fpga實(shí)現(xiàn)rs-232c串行接口
10.2.1 rs-232c接口概述
10.2.2 rs-232c接口的電氣標(biāo)準(zhǔn)
10.2.3 rs-232c的通信協(xié)議
10.2.4 rs-232c接口的典型應(yīng)用
10.3 利用fpga實(shí)現(xiàn)usb 2.0通信接口
10.3.1 usb 2.0接口的實(shí)現(xiàn)方式
10.3.2 fx2接口芯片的slave fifo傳輸模式
10.3.3 slave fifo模式的典型操作時(shí)序
10.3.4 fx2的固件程序設(shè)計(jì)
10.3.5 usb 2.0接口的典型應(yīng)用
10.4 利用fpga實(shí)現(xiàn)常用顯示接口(display interface)
10.4.1 七段數(shù)碼顯示接口的設(shè)計(jì)與實(shí)現(xiàn)
10.4.2 字符型lcd顯示接口的設(shè)計(jì)與實(shí)現(xiàn)
10.4.3 vga顯示接口的設(shè)計(jì)與實(shí)現(xiàn)
10.5 利用fpga實(shí)現(xiàn)a/d、d/a轉(zhuǎn)換器接口
10.5.1 a/d、d/a轉(zhuǎn)換器接口的特點(diǎn)
10.5.2 a/d、d/a轉(zhuǎn)換器接口的實(shí)現(xiàn)方法
10.5.3 ad/da轉(zhuǎn)換器接口的注意事項(xiàng)
10.6 典型實(shí)例16：rs-232c(uart)接口的設(shè)計(jì)與實(shí)現(xiàn)
10.6.1 實(shí)例內(nèi)容及目標(biāo)
10.6.2 實(shí)例詳解
10.6.3 blockram的實(shí)現(xiàn)方法
10.6.4 fpga代碼的設(shè)計(jì)實(shí)現(xiàn)
10.6.5 波特率的設(shè)定
10.6.6 modelsim仿真驗(yàn)證
10.6.7 小結(jié)
10.7 典型實(shí)例17：usb 2.0接口的設(shè)計(jì)與實(shí)現(xiàn)
10.7.1 實(shí)例的內(nèi)容及目標(biāo)
10.7.2 usb接口通信實(shí)戰(zhàn)步驟
10.7.3 usb接口通信實(shí)例結(jié)果
10.7.4 fpga代碼的設(shè)計(jì)實(shí)現(xiàn)
10.7.5 小結(jié)
10.8 典型實(shí)例18：字符lcd接口的設(shè)計(jì)與實(shí)現(xiàn)
10.8.1 實(shí)例的內(nèi)容及目標(biāo)
10.8.2 字符lcd接口實(shí)例內(nèi)容
10.8.3 fpga代碼設(shè)計(jì)實(shí)現(xiàn)
10.8.4 modelsim仿真驗(yàn)證
10.8.5 小結(jié)
10.9 典型實(shí)例19：vga接口的設(shè)計(jì)與實(shí)現(xiàn)
10.9.1 實(shí)例內(nèi)容及目標(biāo)
10.9.2 vga接口實(shí)例內(nèi)容
10.9.3 fpga代碼設(shè)計(jì)實(shí)現(xiàn)
10.9.4 modelsim仿真驗(yàn)證
10.9.5 小結(jié)
第10章 fpga與dsp協(xié)同處理系統(tǒng)設(shè)計(jì)
11.1 基于fpga+dsp協(xié)同處理平臺(tái)的優(yōu)勢(shì)和適用領(lǐng)域
11.1.1 基于fpga的信號(hào)處理系統(tǒng)的特點(diǎn)
11.1.2 基于dsp的信號(hào)處理系統(tǒng)的特點(diǎn)
11.1.3 基于fpga+dsp的信號(hào)處理系統(tǒng)優(yōu)勢(shì)和應(yīng)用領(lǐng)域
11.2 基于fpga+dsp的協(xié)同處理平臺(tái)的設(shè)計(jì)流程
11.2.1 fpga與dsp的功能劃分
11.2.2 fpga+dsp的系統(tǒng)設(shè)計(jì)流程
11.3 fpga與dsp的通信接口設(shè)計(jì)
11.3.1 基于tms320c64x系列的emif接口設(shè)計(jì)
11.3.2 基于tms320系列dsp的主機(jī)接口(hpi)設(shè)計(jì)
11.4 fpga+dsp協(xié)同平臺(tái)的調(diào)試技巧和注意事項(xiàng)
11.4.1 fpga和dsp的隔離調(diào)試技術(shù)
11.4.2 fpga測(cè)試點(diǎn)的設(shè)計(jì)
11.4.3 借助fpga的內(nèi)部邏輯分析儀來(lái)輔助調(diào)試
11.5 典型實(shí)例20：fpga片上硬件乘法器的使用
11.5.1 實(shí)例的內(nèi)容及目標(biāo)
11.5.2 硬件乘法ip的使用方法
11.5.3 小結(jié)
11.6 典型實(shí)例21：整數(shù)dct變換的設(shè)計(jì)與實(shí)現(xiàn)
11.6.1 實(shí)例的內(nèi)容及目標(biāo)
11.6.2 整數(shù)dct變換的原理
11.6.3 實(shí)例步驟
11.6.4 小結(jié)
第12章 數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例
12.1 設(shè)計(jì)需求分析與芯片選型
12.1.1 需求分析
12.1.2 芯片選型
12.2 系統(tǒng)工作原理分析
12.3 系統(tǒng)原理框圖
12.4 fpga內(nèi)部結(jié)構(gòu)設(shè)計(jì)
12.4.1 fpga內(nèi)部結(jié)構(gòu)框圖
12.4.2 各個(gè)模塊功能描述
12.5 系統(tǒng)硬件配置方案
12.5.1 fpga的配置
12.5.2 video decoder(saa7113h)的配置
12.5.3 video encoder(saa7128)的配置
12.5.4 印刷電路板(pcb)設(shè)計(jì)
12.6 fpga在其他視頻和圖像處理系統(tǒng)中的應(yīng)用
第13章 高速pci信號(hào)采集卡設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例
13.1 設(shè)計(jì)需求分析與功能定義
13.1.1 信號(hào)與信號(hào)采集系統(tǒng)
13.1.2 設(shè)計(jì)需求分析
13.1.3 選型及功能定義
13.2 系統(tǒng)工作原理分析
13.2.1 數(shù)據(jù)總線
13.2.2 控制總線
13.2.3 地址總線
13.2.4 信號(hào)采集系統(tǒng)控制機(jī)制
13.3 pci接口芯片pci9054與fpga的接口設(shè)計(jì)
13.3.1 pci9054的特性
13.3.2 pci9054工作模式
13.3.3 pci設(shè)備空間配置
13.3.4 pci9054與fpga接口設(shè)計(jì)
13.4 pci卡的驅(qū)動(dòng)程序設(shè)計(jì)
13.4.1 wdm驅(qū)動(dòng)程序模型
13.4.2 設(shè)備和驅(qū)動(dòng)程序的層次結(jié)構(gòu)
13.4.3 pci設(shè)備驅(qū)動(dòng)程序例程
13.5 主機(jī)應(yīng)用程序和驅(qū)動(dòng)程序的接口設(shè)計(jì)
13.5.1 驅(qū)動(dòng)程序例程的封裝
13.5.2 plx api函數(shù)
13.5.3 api函數(shù)調(diào)用
13.5.4 pci9054驅(qū)動(dòng)程序安裝
13.6 fpga內(nèi)部結(jié)構(gòu)設(shè)計(jì)
13.6.1 構(gòu)框圖
13.6.2 設(shè)計(jì)方法
13.7 硬件系統(tǒng)實(shí)現(xiàn)
13.7.1 fpga配置
13.7.2 pci9054配置
13.7.3 pci9054 pci總線連接規(guī)范
13.7.4 電源系統(tǒng)
13.8 樣機(jī)的調(diào)試方法和技巧
13.8.1 沒有pci控制的跑馬燈
13.8.2 基于pci控制的跑馬燈
13.9 產(chǎn)品穩(wěn)定性和可靠性測(cè)試
13.10 產(chǎn)品定型和設(shè)計(jì)文檔備案